на 65nm - 10 слоев меди + 1 слой алюминия из доступного сразу, но читал что при желании можно до 18 слоев прокачиваться (это я статьи читал - PDK не видел - поэтому в словах не уверен). А это на самом деле очень много - т.к. в чипе короткие относительно расстояния, низкие индуктивности, и сигналы высокоскоростные ходят хорошо. А вот за пределами чипа - там где I/O - вот там лажа-с.... Хотя возможно для такого решения лучше кристаллы разваривать самостоятельно и без корпуса, и проводники по периметру делать минимальной длины - радикально можно улучшить характеристики линии - даже та маленькая рамка токовая из wirebond-провода - уже лажа... flip-chip - с другой стороны лажа (когда по чипу размазаны контактные площадки).