Не мечтайте. Гуру, если он реально гуру - не сможет сказать так, максимум что он может сказать бегло - что там нет грубых ошибок. А сказать в деталях - это достаточно трудоемкая задача. Может там выслушать мои доводы и методологию верификации и сказать - что да - это есть правильный подход (собственно такое подтверждение я получил), или нет - надо еще выполнить это и это. Можете сами поспрашивать - приведу пошагово какие операции производились:
1) достаточно консервативный логический дизайн внутри - то есть ячейки выполнены подобно стандартным ячейкам - полоска vdd, полоска gnd, в середине логика, не максимально плотно, и не каким-то хитросделанным стилем full-custom, когда питание идет в середине пирога и изредка спускается к колодцам (т.е. бегло глянув на дизайн будет выглядеть +- сделанное автоматическим тулом, только очень аккуратно уложено);
2) далее - тестировать sha256 довольно просто - один бит ошибки ==> полностью неправильный результат. были заготовлены тест-вектора под sha256-ядра - 8 ядер, плюс на схему управления + 5 ядер, плюс на I/O (самое простое но с другими ньюансами). Пусть - выбираем паразитные компоненты R (резисторы) + C (конденсаторы трассы-земля/питание) + CC (конденсаторы между трассами), загоняем это все в спайс нетлист, моделируем. Индуктивности не экстрактились ввиду малости их влияния (трассы преимущественно короткие - единственные длинные трассы - это шина 200-битная для кормления ядер и подключение к пинам - они вручную посчитаны, и с значительными запасами собственное сопротивление линий и драйверов не вызовет на них колебаний - их режим работы - сильно заваленные фронты - медленные - ну грубо - rise time на шине 1-2 ns, когда rise time между ячейками может быть 30 ps на коротких расстояниях, а на средних ~200 ps). На микро-тестах естественно перед тем как это все делать проверил что экстрактор настроен правильно, и величины +- 10% совпадают с другими пакетами и ручными расчетами простых микро-тестов. Скриптами проверяем помехи и тайминги путем парсинга файлов с вейвформами (самый гадкий это hold'ы - т.к. они уменьшением частоты не излечиваются) на различных углах. Отдельно рассчитываем достаточность сетки питания (индуктивность, сопротивление) и емкостей питания (она там выполнена с значительным запасом - после спартанов - решил в этом сильно перебдеть) - по питанию ожидается <20mV амплитуда колбасни на 0.6 V питания.
3) осталось за кадром - cmos latchup, esd-защита и возможные производственные ньюансы (хотя тут сказали что дизайн выполнен очень хорошо и на стадии оптической коррекции жалоб не поступало, однако сколько будет брака никто не знает).
По п.3 - гуру без доступа к конфиденциальным данным ответить не сможет, сможет только такой, который долго (читайте рос вместе с этими процессами в ногу) работал именно с этим тех процессом или с подобными (я не исключаю некоторое сходство между 90nm и 65nm тем-же).

Я сам хотел, и все еще хочу найти такого. Так что если есть что-то - сюда или в личку, если ничего нет или какой-то развод - проходите мимо, не раздражайте даже, развести все равно ума не хватит.

По поводу сроков - скорее всего в начале июня получим чипы - когда точно - сам не знаю. Как получим - будет ясно. Оплата - если человек достойный - да хоть сразу. Сумма хз - за исправление чипа + доступ к оборудования - ну $100k для начала гонорар, если работаем в моем темпе. Вообще хз - тут все зависит от времени и от возможностей - и долю не жалко уступить, если действительно тру - каждый день потерянный дороже стоит. Могу и сам под чутким руководством работать - нет проблем - возможно так эффективнее получится, работаю очень хорошо. Только прошу НИКОМУ НИЧЕГО НЕ ОБЕЩАТЬ - чип-то может заработать сразу.... Хотя в любом случае познакомиться будет очень интересно, как минимум для получения консультаций по дальнейшим работам, как максимум для помощи перепиливания в 28nm. Мне увы попадался под руку в основном разводняк - аля как когда-то по FPGA был дезинформирован что на них можно хоть что-то сравнимое с асиками делать.... Знаете -  перекрестной проверкой и планомерным движением к цели ведь довольно быстро правда вылазит - кто там языком ляпает и регалиями прикрывается, а кто дело делает :-) Первых больше - расскажут сказку в расчете что никто и так ничего не поймет в деталях, или что регалии непробивные, а потом тупо за синопсисовский софт, да еще не понимая толком что они делают и что софт делает - вот просто не переношу таких - бил-бы, больно )))) Вот по платам есть знакомый гуру - как раз наоборот - говорить не любит вообще - что-то посоветовать - из разряда мельком намекнуть - если ума хватит то разберетесь, а если нет - значит вам и не надо было, а хоп - и показывает какой-нибудь очередной девайс сложный - всю жизнь занимается делом, а не имитацией ))) А по микросхемам - пока-что туго... На электрониксе том-же искали к примеру

Но - не все так плохо - на самом деле сам проект майнингового чипа, как я и говорил - больше тянет на курсовую работу (именно на курсовую - если по стандартным ячейкам, написал RTL, или на худой конец взял фришный для фпга, написал небольшой tcl-скрипт, нажал на кнопку, аккуратно проанализировал что получилось на выходе), если только не учитывать момент - что _ОБЯЗАТЕЛЬНО_ нужно обойти с запасом конкуретнов, а не просто сделать. Простой чип. Сложные скажем оптимизации.То что асикмайнер делал 24-летний выпускник китайского ВУЗа по профилю vlsi microprocessor design - должно о чем-то говорить ( из того что я узнал ) - специально для rpMan - это никак не противоречит моим высказываниям про образование а дополняет - он время-то в универе проводил, и базово готовился, просто хороший будущий специалист - отдельно не рыл (в смысле там портфолио из 3-4 микропроцессоров не имеет) + то что китайский ВУЗ в состоянии такого вот выпустить. Причем сделали именно "на вылет" :-) Чип у них был 28 декабря 2012 уже __рабочий__. Думаю поэтому и понятно - почему я так долго его "заряжал" - потому что если-бы нет - то конкурентного преимущества-бы не было - там три месяца и 20 конкурентов, когда до них дошло-бы что это не космически сложно, а очень просто так делать. Вот удивительно что сделали всего 2 команды, ...и китайские а те-же basic'и и bfl'ы просто фактически народ киданули - очень так по-американски - зачем что-то делать если несут и так... bflовский срок-то до октября на самом деле реальный был, если посмотреть на asicminer, и бабла у них вагон было. по-российски-же думаю скорее всего думали как naima - о - какие-то чипы под биткоин - да оно все сдуется за пару месяцев, мы и чип сделать не успеем - я думаю что это типичное мышление в возрасте тех кто имеет тут отношение к vlsi - 40-50 лет, какой-то фатализм что-ли, связанный с многократными обломами и тяжелой жизнью - формируется какой-то такой страх непреодолимый что-то делать, который переходит в извращенные формы, где-то так думаю.