阿瓦隆全国现在就4家代理 一家btcfans 一家彩云比特币 一家就冰冰代购 还有一家海淀比特币


这次拍卖 主要是针对山寨代工厂  作为样品机 让他们研究用的

这是彩云的链接 http://www.cybtc.com/thread-2826-1-1.html

大家好 我是阿瓦隆官方代理冰冰 现在官方推出55nm样品机拍卖活动

时间截止 11月15号24点
机器参数  55nm 1.6Gh/s 单模组48芯片，共96个55nm芯片，~140Ghs 左右，功率：小于500W

二模组的外形，与一代完成一样的外形，只有机器，无电源线，无天线。

相关设计文件与固件见：http://downloads.canaan-creative.com/hardware/A3255/prototype

 

2个模组，每模组由8个bank构成，每个bank6个芯片。整机共96个芯片组成

工作电压为1V，工作频率为750Mhz，单芯片Bitcoin挖矿性能为1.5Ghs

发货：11月16号白天发货，顺丰邮费到付

保修：非人为损坏，7天。送修费用由买家承担

欢迎各大阿瓦隆代工团队购买研究

不会发图片。TT  图片去链接看吧 http://item.taobao.com/item.htm?id=36041068211

买贵了伙计 2400都能全包呢 还送一年小秘书服务

hi bro i can do this job

my skype is xikissvane

w8 ur message

团购链接 http://item.taobao.com/item.htm?id=19115598127

芯片规格：
   

蝴蝶BFL SHA2 ASIC，65nm技术
    单片 4GHash/s
    模具尺寸：7.5×7.5毫米
    基板封装：10×10毫米
    包装类型：标准BGA 144
    路由性能密度消耗功率：3.2瓦每GH /秒
    性能设计：16引擎@ 250MHz的名义

作为牌子最老的矿机厂商  蝴蝶也在不久前开机发售芯片了  之前有好多人咨询想订购 但是因为蝴蝶单片100起订 价格昂贵 没法预定  现在蝴蝶已经全部开源 本店拥有全部开源数据

淘宝第一蝴蝶代购店   冰冰代购 从即日起开始组团进行团购
    一个月之内 如果能达到90位以上 就开团 剩下10个 我自行补价差
如果开团失败  全额退款       地址 http://butterflylabscn.taobao.com/   本店在蝴蝶那边千万人民币的订单   不管任何疑问 蝴蝶24小时之内 可以给本店的任何问题作出回复    淘宝搜蝴蝶矿机 第一家即为本店 
团购链接  欢迎大家咨询   

 

虽然有点拆楼主的台 但是我还想告诉楼主 蝴蝶官方跟修改不了这些

改地址要发邮件给蝴蝶

而且只能改地址和电话 收件人姓名改不了。。。。

  不知道怎么发图啊

65nm Chip Specifications

BFL SHA2 ASIC
Product specifications are subject to change without notice. No responsibility is assumed for the use of information herein
1. Table of Contents
1. Table of Contents
2. ASIC Overview
3. Pin Diagram / Description
4. Application Circuit / Functional Block Diagram
5. Electrical Spec
6. SPI Interface
7. Normal Operating Modes and Description
8. Test Modes
9. IC Package Mechanical Drawing
10. System Operational Flow Charts
11. Revision History
12. Appendix A
13. Appendix B
14. Appendix C




2. ASIC Overview
BFL SHA2 ASIC
 SHA-2 hardware (integrated circuit) Hash engine
 65nm Technology
 BGA 10mm x 10mm, 144 ball package - solder bumps arranged in a 12 x 12 array, with a 0.8mm ball pitch
 Each Hash engine is comprised of 64 Unrolled or Pipelined stages x 2 (BFL architecture)
 16 engines per chip
 All Hash engine operations / instructions / data are transmitted via a single SPI bus (4 pins) plus additional Done_In and Done_Out daisy chained interrupt pins
 SPI addresses 128 HASH machines (-- 3 bit chip address, 4 bit engine address, plus 8 bit register address and R/W bit for each Hash machine)
 Uses only 5 MPU I/O pins
 No glue logic required
 No device polling required – each “done” hash engine provides an unique vector address
 Double buffered registers can pre-load registers with new values while hash engine is processing previous register values BFL SHA2 ASIC
65nm Chip Specifications  Each hash engine is capable of running at typically 274M-Hash / sec, with a total chip combined hash rate of 4.2 G-hash / sec. 12.0 Watts  At the rate of 4.2 G-Hash / sec, the ASIC dissipates approx
Page | 2 Copyright 2013 - BF Labs Inc. www.butterflylabs.com
chipsales@butterflylabs.





大概就发这些吧  又有意PM咯