Quote from: ermak72 on June 17, 2013, 06:07:58 AM

У ребят с чипами прогресс есть, Punin отписал в английской ветке что подавили резонанс 620MHz танталом 1мкФ
Мне сейчас интересен ответ по SPI... (когда-ж мне фишки пришлют поиграть))))

to Bitfury: прочтите пожалуйста личку, я про стыкование с RasPi написал.
Извините что лезу с советами....

Итак что сделано было вчера:

1. Поизмерял плату - в чистом виде было два резонанса, запаяв 15 кондеров 1 мкф - остался неееебольшой резонансик задавленный.
2. Запаял чип, измерил ESD-защиту - все живое - этот момент рекомендую всем - ПЕРЕД включением прозвонить все диоды ESD-защиты по всем пинам input и output - должны звониться как диоды - если звонятся как КЗ - чип в мусорник и брать следующий чип - хотя нам еще не пришлось, первый-же и прозвонился, плюс этим-же способом можно прозвонить возможные непропаи QFN48 - я такой корпус термовоздушкой паял первый раз, но запаялся хорошо - по науке - пинцетом его сдвигаешь, а он на место из-за сил поверхностного натяжения становится;
3. Дальше пошли спать, потому как устали :-)

Что сделано сегодня:

1. Включил питание, расп не подключал, подключил генератор сигналов на INCLK и щупы на INCLK и OUTCLK. По умолчанию после старта чипа он INCLK форвардит на OUTCLK - это как раз и заработало. Это-же означает что входые-выходные буфера и переход с высокого на низкое напряжение и обратно РАБОТАЕТ (там цепь получается - resistor - bufamp(усилитель с -IOREF и +INPUT) - гистерезисный элемент - hv2lv - MUX (от vdd core) - lv2hv - bufamp - output amplifier - pin). Цепь эта кстати беспокоила несколько потому как тот-же усилитель - аналоговый девайс... Но получился неплохо.

2. При подаче sine wave 10 мГц - все четко - на выходе OUTCLK меандр, при подаче синуса 1 мгц - жопа - на OUTCLK пульсня. Причина - буфера по входу чувствительные, гистерезис всего 100 милливольт. Это как раз оказалось плохо, надо было 300 мВ делать, на следующие дизайны сделал вывод...

3. Мораль - по SPI - НУЖНЫ rise/fall относительно резкие. И сделать их оказалось конкретно для распи очень просто - достаточно линии затерминировать на _50_ Ом - в итоге напряжение аккурат 1.8V остается, при этом конечно больше жрет распи - но он уже как полчаса нормально шлет данные на 50 Ом, получаются фронты около 3 ns, плюс форма сигналов очень хорошая.

Сейчас собственно ВМЕСТО зенеров на плату Интрона станут два 50 Ом резистора, распа провода законнекчены будут на эти два резистора, а последовательных резисторов там не будет, чтобы они не валили фронты.

После этого план - проверить работу программирования всей логики управления, проверить внутренние осцилляторы и увидеть внутренний клок.

После того как клок будет, посмотреть на его стабильность и попробовать уже залить задание и получить ответ... Тут конечно-же придется левел-шифтер в обратную сторону реализовать. Плюс еще софт дописать - у меня с предыдущих работ ~1000 тест-векторов надерганных с блокчейна - как раз можно их зарядить и отмаркировать какие ядра работают внутри чипа, какие нет. Можно еще будет майнер докрутить и поставить его катать - однако реальную скорость по майнеру не так быстро видно как по тест-векторам (когда ядро битое - оно может просто не находить ответов..............).