Quote from: MaRSe on October 14, 2013, 06:25:47 PM

Quote from: anatolikostis on October 14, 2013, 09:52:55 AM

устройство цельное - на 32 платы МаРса по 6 чипов?

Это не моё.

У них судя по картинке

Quote

По 2-чипа последовательно и через согласователь на контролер
а на контролере 8-выходов SPI... похоже LPC-шка

8-модулей питания, 8-техасов (сниферов), контролер, 2-FTDI (или подобные преобразователи шин) и всего 16-чипов

Может BITBONANZA подробнее раскажет об устройстве?

Структурно из себя представляет такую схему. Бигл по UART и SPI + линии RESET, In Self programing BOOT, SPI frame, Req IRQ. через гальванические развязки соединен с платой 1. Дальше каждая плата соединена с последующей по аналогичное схеме. АРМ на каждой плате работает и как коммутатор, что-бы общаться со следующей платой и средство общения с чипом. На данном этапе, сам Бигл общается напрямую с чипами через эти цепи коммутаторы с каждым чипом, мощности и скорости хватает абы формировать задания и обрабатывать результаты. Но есть firmware, немного надо модифицировать под эту платку, который полностью сам общается чипами, формирует задания, проверяет результаты и на выходе выдает статистику по чипа и массивы решений сразу со значениями сложности, готовые шары, проверил что сложность удовлетворяет и порядок, или можно фильтр сложности прямо на плате сразу включить. По схемотехнике на плате: ARM через гальваническую развязку соединен с управляющей стороной, на плате через согласователи уровней 3.3 /1.8 соединены с 8 цепочками чипов по 2 в каждой. Также на ARM заведены измерения напряжений на каждой из 8 групп чипов, и там схемка с транзистором что пропорционально скважности открытиям накачки индуктора показывает оценочно ток потребления цепочки. Итого 16 каналов АЦП измеряется. Сам протокол общения с железом постараюсь описать только не знаю в каком виде лучше, ибо я так понимаю главное это примеры реализации, конечная цель я так понимаю портировать работу на стандартные софт майнеры типа cgminer. Я правильно понял из топика?