Search content
Sort by
Showing 20 of 84 results by ermak72
хех, развесистые сопли
Нормальная радиолюбительская конструкция)))У меня первая примерно такая-же была, только чипы соединял проводками в лаковой изоляции (на всякий случай от КЗ)
t309 - отличный выход из положения, но навесной монтаж не показывают всем))) закидают......
ну не знаю, ваучер от пополнения мобилки можно использовать, около чипа оголенные провода пугающе 
больше помидоров нет.
Да, это и от меня помидор)))) больше помидоров нет.большой шанс ушатать чипы,
а проводки в лаке можно выдернуть из китайских наушников (лак на концах легко слазит при лужении)))
**************************************
сразу вопрос: при запуске(без асика) цгмайнер пишет "Unable to open SPI device: No such file or directory" ето нормально или ето я чето накосячил при зборке?
подключить чип пока нет возможности
Это нормально, майнер ждёт подключения чипа по шине SPI.сразу вопрос: при запуске(без асика) цгмайнер пишет "Unable to open SPI device: No such file or directory" ето нормально или ето я чето накосячил при зборке?
подключить чип пока нет возможности
Нет, это не работает. Я с bitcentury общался
Пацаны, в этой теме, пост #77 - t309 привёл-полезный копипасттам про инструкции для того, чтобы объединить в цепочку чипы в коде, по-разрядном уровне, кто точно переведёт?
t309 от кого инфа? Bitfury? надо по русски эту инфу... плизз))))
..................вольный перевод:
Quote
Позвольте мне объяснить протокол.
Это не в реальном времени - готовьте объемный буфер, тогда выполните, передача-приём работают, сохраняют в буфер и затем анализируют его.
Таким образом, нужно использовать 32-разрядный SPI, в то время как данные могли быть выровненные по-другому во фреймах.
Последовательность СБРОСА SPI - повышением SCK переключают MOSI - который обработан как команда сброса и значение по умолчанию, передаёт цепочке микросхем (т.е. вводы IN соеденины с выводами OUT - микросхемы объединены в цепочку),
Дальше - инструкции для того, чтобы объединить в цепочку принятый на разрядном уровне
0 - NOP - нет инструкций и игнорируется
100 - 'повреждённая' цепочка - она сначала передана через целую цепочку, и затем - на заключительной цепочке такта поврежден.
101 - устанавливает асинхронную цепочку к следующей микросхеме - вся заливка SPI быть переданными, чтобы затем внести цепочку
110 - устанавливает синхронную цепочку к следующей микросхеме - то же как асинхронную, но с дополнительными регистрами для данных - биты будут задержаны 2 на выходе! поэтому дайте дополнение NOP фрейму длинных цепочек
111 - Инструкция ДАННЫХ
инструкция данных содержит 1 байт, у которого есть длина 32-битное слово и 16-битный адрес
Так в единственном фрейме можете получить доступ к любой микросхеме и выполнить передачу данных к ее внутренним адресам и получить результат, используя emit_data функцию.
Для того, чтобы протестировать цель - просто повреждают цепочку после сброса начинают говорить с ПЕРВОЙ микросхемой ВСЕГДА.
СБРОС SPI - подпрограмма синхронизации, потому что микросхема не имеет глобального асинхронного сброса и запускается в неопределенном состоянии. Довольно безопасно, но только на передачу, чтобы обнулить переполнение счетчиков внутри и добраться "в синхронизации" с однокристальной схемой.
----- Communication code snippet ----
unsigned char spibuf[16384]; /* Spi output buffer */
unsigned spibufsz = 0; /* Spi buffer size in bytes */
unsigned nonemit_value[128];
unsigned nonemit_pos[128];
unsigned nonemit_last = 0;
void emit_buf_reverse(const char *str, unsigned sz)
{
unsigned i;
for (i = 0; i < sz; i++) { // Reverse bit order in each byte!
unsigned char p = str;
p = ((p & 0xaa)>>1) | ((p & 0x55) << 1);
p = ((p & 0xcc)>>2) | ((p & 0x33) << 2);
p = ((p & 0xf0)>>4) | ((p & 0x0f) << 4);
spibuf[spibufsz+i] = p;
}
spibufsz += sz;
printf("Adding %u to %u bytes (reverse)\n", sz, spibufsz);
}
void emit_buf(const char *str, unsigned sz)
{
unsigned i;
memcpy(&spibuf[spibufsz], str, sz); spibufsz += sz;
printf("Adding %u to %u bytes\n", sz, spibufsz);
}
void emit_break(void) { emit_buf("\x4", 1); }
void emit_fsync(void) { emit_buf("\x6", 1); }
void emit_fasync(void) { emit_buf("\x5", 1); }
void emit_data(uint16_t addr, const char *buf, uint16_t len)
{
unsigned char otmp[3];
if (len < 4 || len > 128) return; /* This cannot be programmed in single frame! */
len /= 4; /* Strip */
otmp[0] = (len - 1) | 0xE0;
otmp[1] = addr >> 8; otmp[2] = addr & 0xFF;
emit_buf(otmp, 3);
emit_buf_reverse(buf, len*4);
}
-------------------------------
Это не в реальном времени - готовьте объемный буфер, тогда выполните, передача-приём работают, сохраняют в буфер и затем анализируют его.
Таким образом, нужно использовать 32-разрядный SPI, в то время как данные могли быть выровненные по-другому во фреймах.
Последовательность СБРОСА SPI - повышением SCK переключают MOSI - который обработан как команда сброса и значение по умолчанию, передаёт цепочке микросхем (т.е. вводы IN соеденины с выводами OUT - микросхемы объединены в цепочку),
Дальше - инструкции для того, чтобы объединить в цепочку принятый на разрядном уровне
0 - NOP - нет инструкций и игнорируется
100 - 'повреждённая' цепочка - она сначала передана через целую цепочку, и затем - на заключительной цепочке такта поврежден.
101 - устанавливает асинхронную цепочку к следующей микросхеме - вся заливка SPI быть переданными, чтобы затем внести цепочку
110 - устанавливает синхронную цепочку к следующей микросхеме - то же как асинхронную, но с дополнительными регистрами для данных - биты будут задержаны 2 на выходе! поэтому дайте дополнение NOP фрейму длинных цепочек
111 - Инструкция ДАННЫХ
инструкция данных содержит 1 байт, у которого есть длина 32-битное слово и 16-битный адрес
Так в единственном фрейме можете получить доступ к любой микросхеме и выполнить передачу данных к ее внутренним адресам и получить результат, используя emit_data функцию.
Для того, чтобы протестировать цель - просто повреждают цепочку после сброса начинают говорить с ПЕРВОЙ микросхемой ВСЕГДА.
СБРОС SPI - подпрограмма синхронизации, потому что микросхема не имеет глобального асинхронного сброса и запускается в неопределенном состоянии. Довольно безопасно, но только на передачу, чтобы обнулить переполнение счетчиков внутри и добраться "в синхронизации" с однокристальной схемой.
----- Communication code snippet ----
unsigned char spibuf[16384]; /* Spi output buffer */
unsigned spibufsz = 0; /* Spi buffer size in bytes */
unsigned nonemit_value[128];
unsigned nonemit_pos[128];
unsigned nonemit_last = 0;
void emit_buf_reverse(const char *str, unsigned sz)
{
unsigned i;
for (i = 0; i < sz; i++) { // Reverse bit order in each byte!
unsigned char p = str;
p = ((p & 0xaa)>>1) | ((p & 0x55) << 1);
p = ((p & 0xcc)>>2) | ((p & 0x33) << 2);
p = ((p & 0xf0)>>4) | ((p & 0x0f) << 4);
spibuf[spibufsz+i] = p;
}
spibufsz += sz;
printf("Adding %u to %u bytes (reverse)\n", sz, spibufsz);
}
void emit_buf(const char *str, unsigned sz)
{
unsigned i;
memcpy(&spibuf[spibufsz], str, sz); spibufsz += sz;
printf("Adding %u to %u bytes\n", sz, spibufsz);
}
void emit_break(void) { emit_buf("\x4", 1); }
void emit_fsync(void) { emit_buf("\x6", 1); }
void emit_fasync(void) { emit_buf("\x5", 1); }
void emit_data(uint16_t addr, const char *buf, uint16_t len)
{
unsigned char otmp[3];
if (len < 4 || len > 128) return; /* This cannot be programmed in single frame! */
len /= 4; /* Strip */
otmp[0] = (len - 1) | 0xE0;
otmp[1] = addr >> 8; otmp[2] = addr & 0xFF;
emit_buf(otmp, 3);
emit_buf_reverse(buf, len*4);
}
-------------------------------
arlumba - как успехи? GND под чипом можно сверлом на 4,5..5мм просвелить и залудить (припаять) на нижний слой земли, толстый-земля это важно, затем скорость хэширования посмотри...
Теряете на проводах 0,45вольт... Если ток померяете можно вычислить сопротивление проводов R=U/I
В том и дело что значение падения при перезапуске может быть радикально разным. Провода я и так максимально укоротил, сечение 1мм. Походу все дело в моей "большой конпке" на 10 ампер, наверняка контакты окислились от долгого лежания и не держат большой ток.
! GND только по верху выходит из под чипа, или под чипом во второй слой есть толстый контакт? (тоже влияет на ток, и на Гх/с ))
ps. Вообще с питанием, потреблением и инициализацией творятся странные вещи. Если после ресета чипа, запустить его сразу с большими значениями параметров, напряжение на нем может упасть до 0.4в причем на самом источнике, все те-же 0.85в.
Теряете на проводах 0,45вольт... Если ток померяете можно вычислить сопротивление проводов R=U/IRe: [ANN] Bitfury is looking for alpha-testers of first chips! FREE MONEY HERE!
Someone can give me dimensions of thermal pad? And what material is used (copper?).
QFN48 7x7, 0.5P Copper Alloy and Plating
Хочу поделиться своими результатами и услышать критику схемы.
Вот мое решение: схемка пока на 4-е чипа позже добавлю максимальное количество чипов и разъемы для "бутербродов".
Нареканий нет, единственное - зафильтруй шину IOREF, и заземли затворы шин СМ (ЭМ наводки на затворы, мои грабли)))Вот мое решение: схемка пока на 4-е чипа позже добавлю максимальное количество чипов и разъемы для "бутербродов".
...цоколёвку не с нуля начинай, будет путанница - ключ рисуют на первом выводе всего 48 пинов + GND (можно GND как нулевой пин)))
и вопрос - для чего рассеиваешь клоки (CLK) на килоомах (1k)?
... IOREF зачем ?! если-бы не было этой цепочки задумано - IOREF-бы не требовался! А для цепочки - IOREF ставится на этот раз не VDD и не IOVDD/2, А _VDD/2_ - т.е. 0.3 V
Далее по нижней схеме - верхний резистор включен неправильно. Первый самый резистор в цепочке - "эталонный", от него выстраиваются все остальные напряжения (!). Еще один вариант - это собрать "эталонный" делитель напряжений на N чипов и использовать "reference" напряжение оттуда. Сейчас как раз этим занимаюсь!
Далее - с сигналами - резисторы однако надо добавлять и подтяжки! Например 200 Ом последовательно с OUTMOSI и потом на следующем через 200 Ом подтягивать к VDD. А с INMISO наоборот - тоже 200 Ом последовательно , а OUTMISO через 68 Ом на землю. Это для примера - и центры уровней станут на место. Резистор снаружи дешевле чем в чипе и ТОЧНЕЕ (ответ сразу на провокационный вопрос почему не сделал в чипе).
Про привязку сигналов знаю, а вот про IOREF не понял, откуда чипы считаете сверху как я вижу? Если снизу то получается IOREF=IOVDD=VDD/2го чипаДалее по нижней схеме - верхний резистор включен неправильно. Первый самый резистор в цепочке - "эталонный", от него выстраиваются все остальные напряжения (!). Еще один вариант - это собрать "эталонный" делитель напряжений на N чипов и использовать "reference" напряжение оттуда. Сейчас как раз этим занимаюсь!
Далее - с сигналами - резисторы однако надо добавлять и подтяжки! Например 200 Ом последовательно с OUTMOSI и потом на следующем через 200 Ом подтягивать к VDD. А с INMISO наоборот - тоже 200 Ом последовательно , а OUTMISO через 68 Ом на землю. Это для примера - и центры уровней станут на место. Резистор снаружи дешевле чем в чипе и ТОЧНЕЕ (ответ сразу на провокационный вопрос почему не сделал в чипе).
Про прецизионную чепочку резисторов была мысль, но предполагал её на цепях СМ, не знал про IOREF (эх нужно было ранше пытать))))
Ладно, пока я один чип (вроде нижний выпаивал.прозванивал... завтра посмотрю может другие выжили))) думаю если цепи CM на утечке то возможно чип на парралельном питании пойдёт... буду добивать)))
IOREF = VDD/2 этого-же чипа.
Ну елы-палы - там-же все просто - составляется экселевская табличка например с уровнями "1" и уровнями "0", считается эта табличка, как для резисторных делителей, через токи в "1" и в "0" состоянии output driver'а. Далее - IOREF выбирается таким чтобы (voltage_1+voltage_0)/2 = IOREF ... Вот и все ... Размах конечно у сигналов меньше будет - но это норм - буфера на то и чувствительные (!).
Это-же не S-параметры считать... Просто гирлянду резисторов по сути, по закону Ома и Кирхгофа.
Я понял..., но "просто" - это когда нутро пластин знаешь))) и выводы сам составлял...Ну елы-палы - там-же все просто - составляется экселевская табличка например с уровнями "1" и уровнями "0", считается эта табличка, как для резисторных делителей, через токи в "1" и в "0" состоянии output driver'а. Далее - IOREF выбирается таким чтобы (voltage_1+voltage_0)/2 = IOREF ... Вот и все ... Размах конечно у сигналов меньше будет - но это норм - буфера на то и чувствительные (!).
Это-же не S-параметры считать... Просто гирлянду резисторов по сути, по закону Ома и Кирхгофа.
Вот теперь я каждый пин получается изучил))
А про гирлянду из резисторов хорошо, но резисторы нестабильный радиоэлемент... может на диодах в прямом включении последователно ( + )--l>l--,--l>l--,--l>l--,--l>l--,--l>l--,--l>l--( - ) ?
Большинство с падением 0,6v... а например диод - LRB751V-40T1, при прямом токе около 12мА на диоде падает требуемое напряжение 0,5В и от температуры почти не зависит.
БРРР - а как пальчиковые батарейки собираются в цепь ? Мы-же это вроде рисовали! У батареек-то тоже разное GND - но их никто не соединяет так.
Зачем у них ОБЩЕЕ GND ?! Не нужно - GND чипа сверху, это VDD чипа снизу. IOVDD чипа снизу - это VDD чипа сверху.
Привет Bitfury! ))) Зачем у них ОБЩЕЕ GND ?! Не нужно - GND чипа сверху, это VDD чипа снизу. IOVDD чипа снизу - это VDD чипа сверху.
Тут батарейки получаются или без минуса VDD, IOVDD, или трёхконтактные))) VDD, IOVDD, GND...
...относительно чего мерять сигналы 1и0 импулсы привязанны к какому нулю? Можно верхний GND занулить (посадить на минус питания) по току стерпит а остальные бланки каждого чипа...
По напряжению сигналов, бланк нуля ближе к GND верхнего чипа, но немного приподнята на верхнем чипе. На нижнем входы-выходы вообще улетят вверх (как догадался naima53) но даже не в выходных сигналах дело (их можно опустить до земли и раскачать усилителем)) дело в цепочке (ну и конечно в SPI между чипами)))
схему-то мы рисовали но я не рисовал провод земли так как обычно она общая)) если верхний GND на VDD-нижнего, то привязку нужно делать в разрыв кадой SPI? и нижний GND куда девать... как общий для SPI?.................
Короче, неувязка гдето... я был уверен что нарисовал схему правильно по вашему разъяснению.. но так неработает
даже если последний (верхний) gnd это минус, а все предидущие это vdd снизу ((( подскажите где косяк?
Или я незащищённые затворы пробил... тогда вот схема для убийства цепи CM (это аббревиатура current mirror?)
А у меня тоже вчера ночью был тест - CMQ охренительно быстро откликается на внешний стимул (step 100ps), задержка ~3.4 ns всего-то с 50-Омного драйвера при подпорке постоянным напряжением 0.58 V и step 0.4 V. Отчетливо видно как за первые 600 пикосекунд импульс проникает сквозь плату, за еще 3 наносекунды резонирует с паразитными компоненами корпуса, а потом включается транзистор. Никаких супер-мега артефактов не видно - транзистор распределенный быстро расхлопывается и разряжает внутреннюю емкость и полигончик питания небольшой. Так что аккуратную можно уже думать о том как нормально их запустить :-) тогда бай-бай отдельные источники, и путь к петахешам в массы открыт :-)
Про питание от 0.58 V одного чипа по CMQ питанию понятно, как GND в цепочке питания отвязать?Ведь питающая цепь GND привязана к каждому чипу, а если связка больше двух чипов по питанию... первый чип в цепи получит на VDD напряжение выше 0.9v относительно GND и откроется диод....
Например линейка из девяти-десяти чипов питается от 5v, 5v приходят на VDD первого чипа относительно GND
Я верю что токовый стабилизатор работает но я не про CMQ-питание а про запитку первого чипа в линейке по VDD-GND
Приветствую всех, кто занят (я так понимаю 
) уже отладкой сделанных плат. Присоединяюсь к сообществу) В ближайших планах собрать платы с нашими ASIC'ами, в качестве контроллера использовать атмегу328 (ардуину так сказать), и коммуникации сделать через USB (prolific). Хочется сделать, конечно, управление питанием, но скорее всего просто найду готовый модуль как предлагался на первых страницах.
Прошу поделиться документацией по чипам, если конечно это не конфиденциальная информация
Приветствую на добром слове) на PL2303 + ATMEGA? Интересная связка, а на FTDI не проще?) уже отладкой сделанных плат. Присоединяюсь к сообществу) В ближайших планах собрать платы с нашими ASIC'ами, в качестве контроллера использовать атмегу328 (ардуину так сказать), и коммуникации сделать через USB (prolific). Хочется сделать, конечно, управление питанием, но скорее всего просто найду готовый модуль как предлагался на первых страницах. Прошу поделиться документацией по чипам, если конечно это не конфиденциальная информация
Документации по чипу нет ещё, характеристики ещё не совсем известны, можете пример глянуть выше по ссылке ZPK (VDD=0,8v)
Если вы про размеры 7х7мм, шаг выводов 0,5мм корпус QFN48 распиновка в начале темы...
От тема разрослась)) или я тут давно небыл...
Попробую реабилитировать тестеров
Иван скорее заказчик чипов... и продаёт свой заказ (фотку найти не проблема) - врядли это тестер.
Насколько я помню при личном разговоре с Тимуром, он перед выдачей тестовых чипов намекнул что у меня заказано устройство.
Я так понимаю что чипы давались тестерам с предварительным заказом устройства... Так чего переживать-то за Ивана? Он не получит устройство если не отдаст чипы. Или я чтото упустил? что чипы выдавались под честное слово всем?
Думаю Метабанк ребята не глупые и подстраховались на этот счёт!
Кстати кто знает есть ссылка на качественную фотку от Ивана? Я сомневаюсь что это чипы bitfury (вроде по 7 не давали), я вижу там корпуса QFN48 и только один с маркировкой. Кто знает когда срок окончания аукциона, думаю это закупщик, хотя... цена очень заманчивая))) Так и хоца купить)))
Попробую реабилитировать тестеров
Иван скорее заказчик чипов... и продаёт свой заказ (фотку найти не проблема) - врядли это тестер.
Насколько я помню при личном разговоре с Тимуром, он перед выдачей тестовых чипов намекнул что у меня заказано устройство.
Я так понимаю что чипы давались тестерам с предварительным заказом устройства... Так чего переживать-то за Ивана? Он не получит устройство если не отдаст чипы. Или я чтото упустил? что чипы выдавались под честное слово всем?
Думаю Метабанк ребята не глупые и подстраховались на этот счёт!
Кстати кто знает есть ссылка на качественную фотку от Ивана? Я сомневаюсь что это чипы bitfury (вроде по 7 не давали), я вижу там корпуса QFN48 и только один с маркировкой. Кто знает когда срок окончания аукциона, думаю это закупщик, хотя... цена очень заманчивая))) Так и хоца купить)))
bitfury
Я так понимаю конечный вариант тот модуль от голландцев через вот это ?
Да, плюс ещё плата контролера SPI, и если это отдельно от компа ещё блок питания на 12вЯ так понимаю конечный вариант тот модуль от голландцев через вот это ?
Хотя думаю ещё будет вариант платы.. с контролером и разьёмом MOLEX ))
Предлагаю воспользоваться и оценить работу ваших чипов вживую с помощью cgminer:
https://github.com/legkodymov/cgminer
cgminer работает под raspberry pi, как и spitest
Я компилю с опцией:
./autogen.sh --enable-bitfury --disable-opencl --without-curses
Запускаю:
sudo ./cgminer -o stratum+tcp://stratum.bitcoin.cz:3333 -u legkodymov.worker1 -p YeDRuvbg --debug
Можно без --debug
В майнере нет никакого детектирования чипа и контроля работы за чипом. Работает только с одним чипом.
Всё очень железо-зависимо. У меня spitest работал с spi на 200кГц. Майнер нормально стал работать только на 2МГц.
Никаких настроек, все изменения надо пока делать в коде и перекомпиливать.
Тов. Легкодымов.
Спасибо! Ты настоящий друг))) А для связки почему не пойдёт?https://github.com/legkodymov/cgminer
cgminer работает под raspberry pi, как и spitest
Я компилю с опцией:
./autogen.sh --enable-bitfury --disable-opencl --without-curses
Запускаю:
sudo ./cgminer -o stratum+tcp://stratum.bitcoin.cz:3333 -u legkodymov.worker1 -p YeDRuvbg --debug
Можно без --debug
В майнере нет никакого детектирования чипа и контроля работы за чипом. Работает только с одним чипом.
Всё очень железо-зависимо. У меня spitest работал с spi на 200кГц. Майнер нормально стал работать только на 2МГц.
Никаких настроек, все изменения надо пока делать в коде и перекомпиливать.
Тов. Легкодымов.
IOREF не вешаешь на vdd? Чем будешь питать IOVDD?,
Питание интересное, я такими вещами никогда не занимался, сейчас ищу, ничего лучше драйвера мосфетов, в голову не приходит пока.
Разработка адекватного питания потянет на отдельный проект, а интересные готовые решения в нашем селе не продаются
IOREF на шине VDD-0.9в, IOVDD-1,8в от OKR-T/3Питание интересное, я такими вещами никогда не занимался, сейчас ищу, ничего лучше драйвера мосфетов, в голову не приходит пока.
Разработка адекватного питания потянет на отдельный проект, а интересные готовые решения в нашем селе не продаются
INCLK выведен внизу справа, над ним видна площадка GND - пока можно паять к ней)))
POL питание D12F200A можно заказать в интернете. - более мощную не стоит, большее количество чипов питающихся от одного источника - потребует третьего слоя платы что в наших условиях проблематично найти. Хотя если придерживатся 2....2.7GH/sec ток 2А можно от неё и побольше линейку питать ))) она на 40Ампер - но лучше иметь запас по амперажу, вдруг чипы с какой-то новой прошивкой начнут жрать по 6Ампер и выдавать по 7...9GH/sec каждый....
OKR-T/3 можно найти в Москве, или заказать в инете тож.., IOVDD с небольшим током - ей можно питать большее количество чипов, например последующие модули можно питать от второй площадки представленного модуля, и не ставить на последующие модули OKR-T/3
Удачи! ))))
звенеть все будет, нельзя без керамики
Эта плата не будет, широкая шина под VDD чипа и есть ёмкость на второй слой GND по ВЧВ крайнем случае керамику стоя, как забор вокруг чипа на VDD и крышку GND на забор...
Кстати есть керамика по 2-шт, и модуль POL вблизи и разводка шин позволит гасить ВЧ )))
Информирую, схема подключения питания чипов в последовательную линейку - не жива..
и вот почему: - питание одного звена (чипа) осуществляется VDD->GND и то что я рисовал на схеме "землю" внутри чипа сбило меня с толку ))) Вернее схема питания имеет право жить если "земли" чипов будут развязаны - получиться слаботочная цепочка из чипов НЕ выполняющих свою функцию, но зато делящих питание "по братски". Вообщем если в схеме цепочки (которую я рисовал ранее - по CMQ, CMPLUS, CMMINUS) добавить каждому чипу вывод GND и соединить их - то сразу понятно что первый чип не выдержит такой наглости (3,3v) - так как он нежелает питания выше 0,9v
И следующие чипы не получат от IOVDD (вернее от схемы стабильного тока на токовом зеркале) ничего... потому что не успеют ))))
Обьясню проще... Так-как GND это полюбому минус питания первого чипа (и последующих)), то идея питания цепочкой непройдёт!
Почему? Потому - смотрите пункт 3 FAQ из первого поста ))))
Чипы я не убил, помешала работа, сегодня - возможно перегрел один чип когда паял конденсаторы непосредственно на пузе GND
Старые варианты плат отмёл, нарисовал с проводниками по возможности широкими. Выкладываю свой вариант платы.
1. Плата на 6-чипов, все соединения на одном слое, второй (нижний слой) GND - для крепления радиатора от чипсета или дешёвой видюхи
2. Обвешивать чип множеством кондёрчиков не стану, шины VDD достаточно широкие их удержат танталы на 800-1000мкФ и стабилизатор D12F200A расположенный слева - там где вертикальный ряд контактных площадок (измерительный вывод POL потяну к дальнему (нижний правый) чипу для стабилизации.
3. Второй преобразователь расположенный справа вверху OKR-T/3-W12 обеспечит питанием 1v8 не только эту плату но и другие ))))
4. Транзистор Level shifter BSS138 (я взял аналог с Nokia N73)) следующие модули в чепочке на материнке можно ставит без элементов Level shifter
5. Внизу контактные площадки под пайку на "материнку" с контролером (всатвлять в пропил платы и паять, никаких разьёмов!) или проводами на RasPi (что я и сделаю в отсутствии контролера и дополнительных плат на шесть чипов))).
6. ))) Так-как основная работа мешает изготовлению устройства, рассмотрю предложения от Метабанк или заинтересованных лиц с чипами - о сборке и выпуске модулей и готовых устройств))) обешаю трудиться дни и ночи, так-как эта работа интересная но пока не оплачиваемая )))
Хотелось чтобы линейки по SPI не были такими длинными, поэтому и спрашивал программеров о возможности 4х канального SPI контролера...
Для Метабанк или тех кто захочет заказать производство этих модулей, могу выслать файлы в PCAD, Gerber или другие форматы для заказа на фабрику.
P.S: В личку о продаже чипов не пишите! Чипы не мои, взял на прокат у Тимура...
и вот почему: - питание одного звена (чипа) осуществляется VDD->GND и то что я рисовал на схеме "землю" внутри чипа сбило меня с толку ))) Вернее схема питания имеет право жить если "земли" чипов будут развязаны - получиться слаботочная цепочка из чипов НЕ выполняющих свою функцию, но зато делящих питание "по братски". Вообщем если в схеме цепочки (которую я рисовал ранее - по CMQ, CMPLUS, CMMINUS) добавить каждому чипу вывод GND и соединить их - то сразу понятно что первый чип не выдержит такой наглости (3,3v) - так как он нежелает питания выше 0,9v
И следующие чипы не получат от IOVDD (вернее от схемы стабильного тока на токовом зеркале) ничего... потому что не успеют ))))
Обьясню проще... Так-как GND это полюбому минус питания первого чипа (и последующих)), то идея питания цепочкой непройдёт!
Почему? Потому - смотрите пункт 3 FAQ из первого поста ))))
Чипы я не убил, помешала работа, сегодня - возможно перегрел один чип когда паял конденсаторы непосредственно на пузе GND
Старые варианты плат отмёл, нарисовал с проводниками по возможности широкими. Выкладываю свой вариант платы.
1. Плата на 6-чипов, все соединения на одном слое, второй (нижний слой) GND - для крепления радиатора от чипсета или дешёвой видюхи
2. Обвешивать чип множеством кондёрчиков не стану, шины VDD достаточно широкие их удержат танталы на 800-1000мкФ и стабилизатор D12F200A расположенный слева - там где вертикальный ряд контактных площадок (измерительный вывод POL потяну к дальнему (нижний правый) чипу для стабилизации.
3. Второй преобразователь расположенный справа вверху OKR-T/3-W12 обеспечит питанием 1v8 не только эту плату но и другие ))))
4. Транзистор Level shifter BSS138 (я взял аналог с Nokia N73)) следующие модули в чепочке на материнке можно ставит без элементов Level shifter
5. Внизу контактные площадки под пайку на "материнку" с контролером (всатвлять в пропил платы и паять, никаких разьёмов!) или проводами на RasPi (что я и сделаю в отсутствии контролера и дополнительных плат на шесть чипов))).
6. ))) Так-как основная работа мешает изготовлению устройства, рассмотрю предложения от Метабанк или заинтересованных лиц с чипами - о сборке и выпуске модулей и готовых устройств))) обешаю трудиться дни и ночи, так-как эта работа интересная но пока не оплачиваемая )))
Хотелось чтобы линейки по SPI не были такими длинными, поэтому и спрашивал программеров о возможности 4х канального SPI контролера...
Для Метабанк или тех кто захочет заказать производство этих модулей, могу выслать файлы в PCAD, Gerber или другие форматы для заказа на фабрику.
P.S: В личку о продаже чипов не пишите! Чипы не мои, взял на прокат у Тимура...
ermak72
Может будешь потихоньку FAQ в первом посте набирать?
Все актуальное, что известно сейчас по чипам, будем выкладывать в первом посте.
Хорошая идея, ФАК про чип? Боюсь у меня сейчас больше вопросов чем ответов, но попробую (да простит меня Bitfury)))Может будешь потихоньку FAQ в первом посте набирать?
Все актуальное, что известно сейчас по чипам, будем выкладывать в первом посте.
Хорошая идея - я прокомментирую ;-)))) Это хорошо - будет действительно FAQ - часто задаваемые вопросы .... без ответов ;-)))))
ermak72
Может будешь потихоньку FAQ в первом посте набирать?
Все актуальное, что известно сейчас по чипам, будем выкладывать в первом посте.
Хорошая идея... ФАК про чип? Боюсь у меня сейчас больше вопросов чем ответов, но попробую (да простит меня Bitfury)))Может будешь потихоньку FAQ в первом посте набирать?
Все актуальное, что известно сейчас по чипам, будем выкладывать в первом посте.
Как спойлер делать в сообщении?